default_setNet1_2

¾Æ¶ó»ê, TSMC 7nm °øÁ¤ ±â¼ú¿¡ ÀÇÇÑ ÅäÅ» eMMC IP ¼Ö·ç¼Ç ¹ßÇ¥

±â»ç½ÂÀÎ 2019.04.24  08:55:01

°øÀ¯
default_news_ad1

¾Æ¶ó»êĨ½Ã½ºÅÛÁî(Arasan Chip Systems)´Â TSMC 7nm °øÁ¤ ±â¼ú¿¡ ÀÇÇÑ IP ¼Ö·ç¼Ç °ø±Þ°ú µ¿»çÀÇ ÀÓº£µðµå ¸ÖƼ-¹Ìµð¾î ÄÁÆ®·Ñ·¯(eMMC) PHY IPÀÇ Áï°¢ÀûÀÎ ¹ß¸Å¸¦ ¹ßÇ¥Çß´Ù. TSMC°¡ º¸À¯ÇÑ ¾÷°è ÃÖ°íÀÇ 7nm °øÁ¤¿¡¼­ ¹ÝµµÃ¼·Î ÀÔÁõµÈ eMMC PHY IP´Â ¾Æ¶ó»ê eMMC 5.1 È£½ºÆ® ÄÁÆ®·Ñ·¯¿Í ¼ÒÇÁÆ®¿þ¾î¿¡ ¿øÈ°ÇÏ°Ô °áÇյǸç TSMC 7nm °øÁ¤¿¡ ÀÇÇÑ ÅäÅ» eMMC IP ¼Ö·ç¼ÇÀ» °í°´µé¿¡°Ô °ø±ÞÇÑ´Ù.

   
¡ã Arasan TSMC 12nm eMMC PHY IP & SD UHS-II Card IP Test Chips

ÅäÅ»eMMC IP ¼Ö·ç¼ÇÀº ¹ÝµµÃ¼·Î ÀÔÁõµÇ¾úÀ¸¸ç TSMCÀÇ 40nm, 28nm, 16nm ¹× 12nm °øÁ¤¿¡¼­ »ç¿ëÇÒ ¼ö ÀÖ´Ù. eMMC Çϵå¿þ¾î °³¹ß Å°Æ®(HDK)¿¡´Â TSMCÀÇ 12nm FinFET ÄÄÆÑÆ® Å×Å©³î·ÎÁö(12FFC)¿¡ ÀÇÇÑ Å×½ºÆ® ĨÀÌ µé¾î ÀÖÀ¸¸ç °í°´µéÀÌ ÀڽŵéÀÇ SoC ÇÁ·ÎÅäŸÀÔÀ» ¸¸µé ¼ö ÀÖµµ·Ï °ø±Þ °¡´ÉÇÏ´Ù.

ÇÁ¶óÄ«½Ã Ä«¸¶½º ¾Æ¶ó»ê CTO´Â "¿ì¸®´Â 10¿©³â Àü °í°´µé¿¡°Ô ÅäÅ» IP ¼Ö·ç¼ÇÀ» °ø±ÞÇϱâ À§ÇØ ¾Æ¶ó»ê¿¡ ¾Æ³¯·Î±× ¹Í½ºÆ® ½Ã±×³Î »ç¾÷ºÎ¸¦ ¼³¸³Çß´Ù"¸é¼­ "¾Æ³¯·Î±×´Â ¿ì¸®ÀÇ ±â¼úÀû °úÁ¦¿Í ÀÚ±Ý ¼Ò¿ä Ãø¸é¿¡¼­ ¾öû³­ µµ¾àÀ̾ú´Ù. ¿À´Ã ¿ì¸®´Â 7nm ÃÖ°í °øÁ¤ÀÎ TSMCÀÇ 7nm °øÁ¤ ±â¼ú¿¡ ÀÇÇÑ ¿ì¸®ÀÇ IP ¼Ö·ç¼ÇÀ» °ø±ÞÇÒ ¼ö ÀÖ°Ô µÇ¾î ÀÚ¶û½º·´´Ù"¶ó°í ¸»Çß´Ù.

JEDECÀÇ eMMC 5.1 »ç¾çÀº "Ä¿¸Çµå-Å¥À×"À» ÅëÇØ HS400 ¼Óµµ¸¦ 3.2Gbps¿¡¼­ ¿î¿ëµÇµµ·Ï Çâ»ó½ÃÅ°¸ç ¼ÒÇÁÆ®¿þ¾î ¿À¹öÇìµå¸¦ ÄÁÆ®·Ñ·¯ ¾ÈÀ¸·Î Ä¡¿ö ³¿À¸·Î½á µ¥ÀÌÅÍ Àü¼ÛÀÇ È¿À²À» Å©°Ô ³ôÀδÙ. eMMC 5.1Àº PHY ·¹À̾î·Î "Á¦°íµÈ ½ºÆ®·Îºê"¸¦ È°¿ëÇÔÀ¸·Î½á ¿î¿ëÀÇ ½Å·Úµµ¸¦ ´õ¿í Çâ»ó½ÃŲ´Ù. eMMC5.1Àº Á¾ÀüÀÇ eMMC 4.51 ¹× eMMC 5.0 ±â±âµé°ú ȣȯµÈ´Ù.

¾Æ¶ó»êÀº JEDEC eMMC Ç¥ÁØ ±â±¸°¡ ¼³¸³µÉ ¶§ºÎÅÍ µ¿ ȸ¿ø»ç¿´´Ù. ¾Æ¶ó»êÀº eMMC ÀÌÀü 2001³âºÎÅÍ ¸ÖƼ¹Ìµð¾î Ä«µå(MMC) ¿ë IP ¼Ö·ç¼ÇÀ» °ø±ÞÇß´Ù.

¾Æ¶ó»êÀº ¿ÃÇØ ¸» TSMCÀÇ 7nm °øÁ¤¿¡ ÀÇÇÑ µ¿»ç Á¦Ç°¿¡ D-PHY / C-PHY IP¸¦ Ãß°¡ÇÒ °èȹÀÌ´Ù.

ÀÌÁع® ±âÀÚ jun@newstap.co.kr

<ÀúÀÛ±ÇÀÚ © ´º½ºÅÇ ¹«´ÜÀüÀç ¹× Àç¹èÆ÷±ÝÁö>
default_news_ad4
default_side_ad1

Àαâ±â»ç

default_side_ad2

Æ÷Åä

1 2 3
set_P1
default_side_ad3

¼½¼Çº° Àαâ±â»ç ¹× ÃÖ±Ù±â»ç

default_setNet2
default_bottom
#top